工业视察：需要完善更多Chiplet标准

宣布时间：2023-05-09 00:17来源：中国电子报、电子信息工业网

随着先进工艺迫近物理极限，高昂的研发用度和生产本钱，导致芯片的性能提升无法连续等比例延续，先进封装以及Chiplet（芯粒）正在掀起后摩尔时代的新一轮半导体技术演进。英特尔、台积电等半导体龙头，日月光、长电科技、通富微电等封测大厂，都将Chiplet作为未来的主攻偏向。
Chiplet的焦点是实现芯片间的高速互联，将差别工艺、差别类型的芯片整合在一起，从而解决芯片设计中面临的庞漂后大幅提升问题，以及先进制程中面临的高本钱、低良率问题。这就使标准化事情在Chiplet生长中显得很是重要，因为只有将标准建立起来，才华让差别的芯粒之间真正实现互连互通。
事实上，许多公司此前都已推出基于自身的Chiplet产品。好比台积电开发的SoIC技术，可为用户提供类似于3D封装代工制造效劳。英特尔开发的Foveros技术，可以将同为逻辑芯片的10nm处理器内核与22nm处理器内核以3D堆叠的方法封装在一起。其他Foundry和OSAT厂商也在推出种种先进封装工艺。
可是，这些芯片之间大部分都基于专有接口进行互连，差别厂家的Chiplet并不可进行通信和组合。而要扩大Chiplet的接纳规模，就需要使用开放的接口标准进行互连，差别芯片之间才华相互通信。理论上统一了Chiplet接口标准，各人的芯粒都可以互连，这会让大宗的芯片公司加入进来，做出种种功效的芯粒；芯片集成商则可以凭据功效和应用需求，对芯粒进行自由组合，这将增进整个Chiplet生态的开放和昌盛。
去年3月，英特尔、AMD、ARM、微软、谷歌、台积电、三星、日月光等行业巨头建立通用芯�；チ║niversal Chiplet Interconnect Express，UCIe）工业联盟，使Chiplet的标准化有力地向前迈进了一步。
然而，去年宣布的UCIe 1.0标准仍不完善。从UCIe联盟宣布的白皮书来看，UCIe由三层协议组成，包括协议层、适配层和物理层。UCIe 1.0规范中选择了成熟的PCIe和CXL互连总线标准，主要是针对协议层，但要使Chiplet做到真正实现互联，不但需要界说协议层，物理层的标准化同样重要，这涉及到差别厂商在晶圆制造、先进封装环节接纳的技术工艺、技术路线，实现起来还需要一个历程，也需要相应标准的进一步推进与完善。
Chiplet技术的焦点是生态之争，竞争的焦点是标准。目前，Chiplet最大的局限在于整个生态系统还没有建立完善，要害则要买通底层的技术标准。这些年随着Chiplet看法的连续发酵，许多公司都爆发了许多好的想法，但由于生态圈不可熟，尚无法落地。目前能落地多为逻辑芯片与内存的堆叠互联，模拟芯片、MEMS、光电器件间的整合仍待探索。
不过，Chiplet从看法提出到工业推进，连续的时间还不久，许多技术标准需要完善，这也为中国企业切入Chiplet行业，并发挥更着述用，提供了空间。目前不但有越来越多中国企业，如阿里巴巴、芯原股份、芯耀辉、芯动科技等，加入UCIe工业联盟，中国的Chiplet技术标准也被制订与宣布出来。
去年12月，中国电子工业标准化技术协会宣布海内首个《小芯片接口总线技术要求》团体标准（T/CESA 1248-2023），标准描述了CPU、GPU、人工智能芯片、网络处理器和网络交换芯片等应用场景的Chiplet技术要求。日前，中国Chiplet工业联盟也宣布了《芯�；チ涌诒曜肌罚帽曜嘉咚俅诒曜迹诤Ｄ诜庾凹盎骞┯α唇杏呕�。
从技术层面来看，海内企业在Chiplet上并不占优势。但中国是全球最大的电子信息工业制造基地，拥有辽阔的下游市�。芙缢档挠τ贸【凹缓�。以此为基�。泄笠翟贑hiplet领域有着巨大的生长时机。而标准则是掌握住这个时机的要害一环。

上一篇氮化镓 (GaN) 带来电源治理厘革的 3 大原因

下一篇欧盟前沿性NimbleAI项目接纳定制RISC-V处理器来支持神经形态视觉与3D集成芯片

分享到：

yh533388银河

工业视察：需要完善更多Chiplet标准